PEB20321 Ver la hoja de datos (PDF) - Siemens AG

Número de pieza

componentes Descripción

Fabricante

PEB20321

Multichannel Network Interface Controller for HDLC MUNICH32X

Siemens AG 

PEB 20321

Table of Contents

Page

1

Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

1.1

Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

1.2

New or Changed from MUNICH32, PEB 20320 . . . . . . . . . . . . . . . . . . . .11

1.3

Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

1.4

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

1.5

Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

1.6

System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

2

Serial PCM Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

3

Basic Functional Principles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

4

Detailed Protocol Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70

4.1

HDLC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70

4.2

TMB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

4.3

TMR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92

4.4

TMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98

4.5

V.110/X.30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108

5

5.1

5.1.1

5.1.2

5.1.3

5.2

Microprocessor Bus Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

PCI Transactions Supported . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

PCI Configuration Space Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

PCI Configuration Space - Detailed Register Description . . . . . . . . . . . .124

De-multiplexed Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128

6

6.1

6.1.1

6.1.2

6.1.3

6.1.4

6.2

6.2.1

6.2.2

6.2.3

6.2.4

6.2.5

6.2.6

6.2.7

6.2.7.1

6.2.7.2

6.2.7.3

6.3

Local Bus Interface (LBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131

Transactions with Non-intelligent Peripherals . . . . . . . . . . . . . . . . . . . . .132

Transactions with Intelligent Peripherals . . . . . . . . . . . . . . . . . . . . . . . . .132

Software Arbiter/Data Transfer Control . . . . . . . . . . . . . . . . . . . . . . . . . .133

Mailbox Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134

LBI External Bus Controller (EBC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

External Bus Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136

Programmable Bus Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139

LRDY Controlled Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140

Configuring the External Bus Controller . . . . . . . . . . . . . . . . . . . . . . . . .141

EBC Idle State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142

External Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142

LBI Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144

Master/Slave Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145

Initialization of the Master/Slave Bus Arbitration . . . . . . . . . . . . . . . . . . .145

Operation of the Master/Slave Bus Arbitration . . . . . . . . . . . . . . . . . . . .147

LBI Data Mode State Machine (DMSM) . . . . . . . . . . . . . . . . . . . . . . . . .149

Semiconductor Group

3

1998-08-01

Share Link: