ZEN2014F Ver la hoja de datos (PDF) - Unspecified
Número de pieza
componentes Descripción
Fabricante
ZEN2014F Datasheet PDF : 22 Pages
| |||
ＺＥＮ２０１４Ｆ
プログラマブル・ユニバーサル・カウンタ
■概 要
ZEN2014Fは24ビットのプログラマブル・ユニバーサル・カウンタLSIです。ロータリーエンコーダ、リニア
スケール等から出力される2相パルス信号やアップダウン・パルス信号のカウントが可能です。
汎用型カウンタZEN2011Pのカウンタ応答速度を33Mcps(Max)と約4倍に高速化し、 機能及びソフトウエア上
の互換性を有しています。したがって、ZEN2011Pのソフトウェア資産を継承しつつ、高速化・省スペース化
に対応する事ができます。
１．特徴
○24ビット･バイナリ･アップダウン･カウンタ
○カウンタ応答速度 33Mcps Max （クロック f０=33MHz Max,デューティ50% 動作時）
○カウント・パルス入力周波数
・2相パルス信号入力モード時
：DC〜 8.25MHz Max (f０×1/4以内)
・アップダウン・パルス信号入力モード時 ：DC〜16.50MHz Max (f０×1/2以内)
○2相パルス入力位相弁別回路内蔵
○異常入力検出機能（2相パルス信号入力モード時）
○カウンタ動作モード切替可能
・逓倍切換 1/2/4倍（2相パルス信号入力時）
・カウント方向切換
・カウンタ・クリア制御 同期／非同期クリア
○24ビットの比較レジスタ値とカウンタ値の一致検出機能
○コマンドモード切替可能
・モード0
･1組の比較レジスタ、コンパレータ
･ロードコマンド
･ラッチコマンド
･クリア回数設定
・モード1
･モード0のすべての命令セット
･2組の比較レジスタ、コンパレータ
･2組のコンパレータのOR出力設定
･各種要因の割り込み出力設定
○カウンタ値の一括24ビットデータラッチ機能
○カウンタへの一括24ビットデータロード機能
○チップ内部ステータス読み出し可能
○8ビット双方向データバス
○CMOSプロセス採用による低消費電力
○+5V 単一電源
○QFP44PIN
○ZEN2011Pソフトウェア互換
○ZEN2011P機能互換
端子配置図(Top View)
33
34
Vss
A/UP
B/DN
Z/CLR
N.C.
Vdd
TEST0
TEST1
EXTB
EXTA
Vss
44
1
ZEN2014F
23
22
Vss
SEL2
SEL1
SEL0
C/D
Vdd
CE
WR
RD
Vss
N.C.
12
11
‑1‑
(Z2014J99)ZENIC INC.
Share Link: 