IS61SF12836-7.5TQ Ver la hoja de datos (PDF) - Integrated Circuit Solution Inc

Número de pieza

componentes Descripción

Fabricante

IS61SF12836-7.5TQ

128K x 32, 128K x 36 SYNCHRONOUS FLOW-THROUGH STATIC RAM

Integrated Circuit Solution Inc 

IS61SF12832

IS61SF12836

ISSI ®

READ/WRITE CYCLE SWITCHING CHARACTERISTICS (Over Operating Range)

Symbol Parameter

7.5

8

8.5

10

12

Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Unit

fMAX(3)

Clock Frequency

— 117

— 100

— 90

— 66

— 66

MHz

tKC(3)

Cycle Time

8.5 —

10 —

11 —

15 —

15 —

ns

tKH

Clock High Time

3—

4—

4.5 —

4.5 —

4.5 —

ns

tKL(3)

Clock Low Time

3—

4—

4.5 —

4.5 —

4.5 —

ns

tKQ(3)

Clock Access Time

— 7.5

—8

— 8.5

— 10

— 12

ns

tKQX(1)

Clock High to Output Invalid

2—

2—

2—

2—

2—

ns

tKQLZ(1,2) Clock High to Output Low-Z

0—

0—

0—

0—

0—

ns

tKQHZ(1,2) Clock High to Output High-Z

2 3.5

2 3.5

2 3.5

2 3.5

2 3.5

ns

tOEQ(3)

Output Enable to Output Valid

— 3.5

— 3.5

— 3.5

— 3.5

—5

ns

tOELZ(1,2) Output Enable to Output Low-Z

0—

0—

0—

0—

0—

ns

tOEHZ(1,2) Output Disable to Output High-Z — 3.5

— 3.5

— 3.5

— 3.5

— 3.5

ns

tAS(3)

Address Setup Time

2—

2—

2—

2—

4—

ns

tSS(3)

Address Status Setup Time

2—

2—

2—

2—

4—

ns

tWS(3)

Write Setup Time

2—

2—

2—

2—

4—

ns

tCES(3)

Chip Enable Setup Time

2—

2—

2—

2—

4—

ns

tAVS(3)

Address Advance Setup Time

2—

2—

2—

2—

4—

ns

tAH(3)

Address Hold Time

0.5 —

0.5 —

0.5 —

0.5 —

1.5 —

ns

tSH(3)

Address Status Hold Time

0.5 —

0.5 —

0.5 —

0.5 —

1.5 —

ns

tWH(3)

Write Hold Time

0.5 —

0.5 —

0.5 —

0.5 —

1.5 —

ns

tCEH(3)

Chip Enable Hold Time

0.5 —

0.5 —

0.5 —

0.5 —

1.5 —

ns

tAVH(3)

Address Advance Hold Time

0.5 —

0.5 —

0.5 —

0.5 —

1.5 —

ns

Notes:

1. Guaranteed but not 100% tested. This parameter is periodically sampled.

2. Tested with load in Figure 2.

3. Tested with load in Figure 1.

Integrated Silicon Solution, Inc. — 1-800-379-4774

9

Rev. A

04/17/01

Share Link: