QT60168 Ver la hoja de datos (PDF) - Quantum Research Group
Número de pieza
componentes Descripción
Fabricante
QT60168 Datasheet PDF : 28 Pages
| |||
Contents
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.1 Part differences . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.2 Enabling / Disabling Keys . . . . . . . . . . . . . . . . . . . . 3
2 Hardware & Functional . . . . . . . . . . . . . . . . . . . . . 3
2.1 Matrix Scan Sequence . . . . . . . . . . . . . . . . . . . . . . 3
2.2 Disabling Keys; Burst Paring . . . . . . . . . . . . . . . . . . . 3
2.3 Response Time . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.4 Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.5 Sample Capacitors; Saturation . . . . . . . . . . . . . . . . . 4
2.6 Sample Resistors . . . . . . . . . . . . . . . . . . . . . . . . 4
2.7 Signal Levels . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.8 Matrix Series Resistors . . . . . . . . . . . . . . . . . . . . . 5
2.9 Key Design . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.10 PCB Layout, Construction . . . . . . . . . . . . . . . . . . . 6
. . . . . . . . . . . . 2.10.1 LED Traces and Other Switching Signals
6
2.10.2 PCB Cleanliness . . . . . . . . . . . . . . . . . . . . . . . 6
2.11 Power Supply Considerations . . . . . . . . . . . . . . . . . 6
2.12 Startup / Calibration Times . . . . . . . . . . . . . . . . . . . 6
Table 2-1 Basic Timings . . . . . . . . . . . . . . . . . . . . . . 6
2.13 Reset Input . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.14 Spread Spectrum Acquisitions . . . . . . . . . . . . . . . . . 7
2.15 Detection Integrators . . . . . . . . . . . . . . . . . . . . . . 7
2.16 FMEA Tests . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.17 Wiring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Table 2.2 - Pin Listing . . . . . . . . . . . . . . . . . . . . . . . 8
Figure 2.7 Wiring Diagram . . . . . . . . . . . . . . . . . . . . . . 9
3 Serial Communications . . . . . . . . . . . . . . . . . . . . . 10
3.1 DRDY Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.2 SPI Communications . . . . . . . . . . . . . . . . . . . . . . 10
3.3 Command Error Handling . . . . . . . . . . . . . . . . . . . . 11
4 Control Commands . . . . . . . . . . . . . . . . . . . . . . . 11
4.1 Null Command - 0x00 . . . . . . . . . . . . . . . . . . . . . . 11
4.2 Enter Setups Mode - 0x01 . . . . . . . . . . . . . . . . . . . . 12
4.3 Cal All - 0x03 . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4.4 Force Reset - 0x04 . . . . . . . . . . . . . . . . . . . . . . . 12
4.5 General Status - 0x05 . . . . . . . . . . . . . . . . . . . . . . 12
4.6 Report 1st Key - 0x06 . . . . . . . . . . . . . . . . . . . . . . 13
4.7 Report Detections for All Keys - 0x07 . . . . . . . . . . . . . . 13
. . . . . . . . . . . . Table 4.1 Bits for key reporting and numbering
13
4.8 Report Error Flags for All Keys - 0x0b . . . . . . . . . . . . . . 13
4.9 Report FMEA Status - 0x0c . . . . . . . . . . . . . . . . . . . 13
4.10 Dump Setups Block - 0x0d . . . . . . . . . . . . . . . . . . . 13
4.11 Eeprom CRC - 0x0e . . . . . . . . . . . . . . . . . . . . . . 13
4.12 Return Last Command - 0x0f . . . . . . . . . . . . . . . . . . 13
4.13 Internal Code - 0x10 . . . . . . . . . . . . . . . . . . . . . . 13
4.14 Internal Code - 0x12 . . . . . . . . . . . . . . . . . . . . . . 13
4.15 Data Set for One Key - 0x4k . . . . . . . . . . . . . . . . . . 14
4.16 Status for Key ‘k’ - 0x8k . . . . . . . . . . . . . . . . . . . . 14
4.17 Cal Key ‘k’ - 0xck . . . . . . . . . . . . . . . . . . . . . . . . 14
4.18 Command Sequencing . . . . . . . . . . . . . . . . . . . . . 14
Table 4.2 Command Summary . . . . . . . . . . . . . . . . . . . . 16
5 Setups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.1 Negative Threshold - NTHR . . . . . . . . . . . . . . . . . . . 18
5.2 Positive Threshold - PTHR . . . . . . . . . . . . . . . . . . . 18
5.3 Drift Compensation - NDRIFT, PDRIFT . . . . . . . . . . . . . 18
5.4 Detect Integrators - NDIL, FDIL . . . . . . . . . . . . . . . . . 19
5.5 Negative Recal Delay - NRD . . . . . . . . . . . . . . . . . . . 19
5.6 Positive Recalibration Delay - PRD . . . . . . . . . . . . . . . 19
5.7 Burst Length - BL . . . . . . . . . . . . . . . . . . . . . . . . 20
5.8 Adjacent Key Suppression - AKS . . . . . . . . . . . . . . . . 20
5.9 Oscilloscope Sync - SSYNC . . . . . . . . . . . . . . . . . . . 20
5.10 Mains Sync - MSYNC . . . . . . . . . . . . . . . . . . . . . 20
5.11 Burst Spacing - BS . . . . . . . . . . . . . . . . . . . . . . . 20
5.12 Lower Signal Limit - LSL . . . . . . . . . . . . . . . . . . . . 21
5.13 Host CRC - HCRC . . . . . . . . . . . . . . . . . . . . . . . 21
Table 5.1 Setups Block . . . . . . . . . . . . . . . . . . . . . . . 22
Table 5.2 Key Mapping . . . . . . . . . . . . . . . . . . . . . . . 22
Table 5.3 Setups Block Summary . . . . . . . . . . . . . . . . . . 23
6 Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.1 Absolute Maximum Electrical Specifications . . . . . . . . . . . 24
6.2 Recommended operating conditions . . . . . . . . . . . . . . . 24
6.3 DC Specifications . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4 Timing Specifications . . . . . . . . . . . . . . . . . . . . . . 24
6.5 Mechanical Dimensions . . . . . . . . . . . . . . . . . . . . . 24
6.6 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
7 Appendix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7.1 8-Bit CRC Algorithm . . . . . . . . . . . . . . . . . . . . . . . 26
7.2 1-Sided Key Layout . . . . . . . . . . . . . . . . . . . . . . . 27
7.3 PCB Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
lQ
2
QT60248-AS R4.02/0405
Share Link: 