PSB7115FV2.1 Ver la hoja de datos (PDF) - Siemens AG

Número de pieza

componentes Descripción

Fabricante

PSB7115FV2.1

Enhanced ISDN Data Access Controller ISAR 34

Siemens AG 

PSB 7115

List of Figures

Page

Figure 43: Read Message Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Figure 44: Message Directions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Figure 45: Binary File Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206

Figure 46: Pointer on Data Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207

Figure 47: Download Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

Figure 48: Block Header Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

Figure 49: Data Block Process - Jump to Block . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

Figure 50: Data Block Process - Write Message . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

Figure 51: Data Block Process - Wait for Next Message. . . . . . . . . . . . . . . . . . . . . 216

Figure 52: Data Block Process - Wait for Specific Message . . . . . . . . . . . . . . . . . . 218

Figure 53: Data Block Process - Compare Last Message. . . . . . . . . . . . . . . . . . . . 220

Figure 54: Data Block Process - Set Coding Information . . . . . . . . . . . . . . . . . . . . 221

Figure 55: Data Block Process - Set Status Information . . . . . . . . . . . . . . . . . . . . . 222

Figure 56: Data Block Process - Write to Memory. . . . . . . . . . . . . . . . . . . . . . . . . . 224

Figure 57: Fax Class 1 - Startup Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229

Figure 58: Fax Class 1 - HDLC Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230

Figure 59: Fax Class 1 - Binary Transmission. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231

Figure 60: Fax Class 1 - HDLC Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232

Figure 61: Fax Class 1 - Binary Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233

Figure 62: Fax Class 1 - Call Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234

Figure 63: Fax Class 1 - Procedure Terminations . . . . . . . . . . . . . . . . . . . . . . . . . . 234

Figure 64: V.8 Answering Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235

Figure 65: V.8 Originating Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236

Figure 66: Automode Answerer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237

Figure 67: Automode Originator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238

Figure 68: Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

Figure 69: Testing Input/Output Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

Figure 70: Microprocessor Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

Figure 71: Microprocessor Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Figure 72: Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Figure 73: Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Figure 74: Microprocessor Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

Figure 75: Microprocessor Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

Figure 76: Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

Figure 77: External Memory Interface - Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . 258

Figure 78: External Memory Interface - Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . 258

Figure 79: IOM‚-2 Timing with Double Rate DCL. . . . . . . . . . . . . . . . . . . . . . . . . . . 260

Semiconductor Group

9

02.98

Share Link: