M393T2863AZ3 Ver la hoja de datos (PDF) - Samsung

Número de pieza

componentes Descripción

Fabricante

M393T2863AZ3

DDR2 Registered SDRAM MODULE

Samsung 

1GB, 2GB, 4GB Registered DIMMs

DDR2 SDRAM

2GB, 256Mx72 Module (M393T5660AZ3/M393T5660AZA)

(populated as 1 rank of x4 DDR2 SDRAMs)

VSS

RS0

DQS0

DQS0

DM0/DQS9

NC/DQS9

DQ0

DQ1

DQ2

DQ3

DQS1

DQS1

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D0

DQ4

DQ5

DQ6

DQ7

DM1/DQS10

NC/DQS10

DQ8

DQ9

DQ10

DQ11

DQS2

DQS2

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D1

DQ12

DQ13

DQ14

DQ15

DM2/DQS11

NC/DQS11

DQ16

DQ17

DQ18

DQ19

DQS3

DQS3

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D2

DQ20

DQ21

DQ22

DQ23

DM3/DQS12

NC/DQS12

DQ24

DQ25

DQ26

DQ27

DQS4

DQS4

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D3

DQ28

DQ29

DQ30

DQ31

DM4/DQS13

NC/DQS13

DQ32

DQ33

DQ34

DQ35

DQS5

DQS5

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D4

DQ36

DQ37

DQ38

DQ39

DM5/DQS14

NC/DQS14

DQ40

DQ41

DQ42

DQ43

DQS6

DQS6

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D5

DQ44

DQ45

DQ46

DQ47

DM6/DQS15

NC/DQS15

DQ48

DQ49

DQ50

DQ51

DQS7

DQS7

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D6

DQ52

DQ53

DQ54

DQ55

DM7DQS16

NC/DQS16

DQ56

DQ57

DQ58

DQ59

DQS8

DQS8

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D7

DQ60

DQ61

DQ62

DQ63

DM8/DQS17

NC/DQS17

CB0

CB1

CB2

CB3

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D8

CB4

CB5

CB6

CB7

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D9

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D10

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D11

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D12

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D13

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D14

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D15

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D16

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D17

Serial PD

SCL

WP A0 A1 A2

SDA

SA0 SA1 SA2

VDDSPD

VDD/VDDQ

VREF

VSS

Serial PD

D0 - D17

D0 - D17

D0 - D17

Signals for Address and Command Parity Function (M393T5660AZA)

VSS

VDD

PAR_IN

C0 Register A VDD

C1

VDD

PAR_IN

PPO

C0 Register B

C1

PAR_IN

PPO

1:2

100K ohms

QERR

QERR Err_Out

S0*

R

RSO-> CS : DDR2 SDRAMs D0-D17

The resistors on Par_In, A13, A14, A15, BA2 and the

BA0-BA2

A0-A13

RAS

E

RBA0-RBA2 -> BA0-BA2 : DDR2 SDRAMs D0-D17

G

RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D17

I

RRAS -> RAS : DDR2 SDRAMs D0-D17

signal line of Err_Out refer to the section: "Register

Options for Unused Address inputs"

CAS

S

RCAS -> CAS : DDR2 SDRAMs D0-D17

WE

CKE0

T

RWE -> WE : DDR2 SDRAMs D0-D17

E

RCKE0 -> CKE : DDR2 SDRAMs D0-D17

CK0

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8

P

ODT0

R

RESET**

RST

PCK7**

RODT0 -> ODT0 : DDR2 SDRAMs D0-D17

L

CK0

L

RESET

OE

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8

PCK7 -> CK : Register

PCK7 -> CK : Register

PCK7**

Notes :

* S0 connects to DCS of Register1, CSR of Register2. CSR of reg-

ister 1 and DCS of register 2 connects to VDD.

1. DQ-to-I/O wiring may be changed per nibble.

2. Unless otherwise noted, resister values are 22 Ohms

** RESET, PCK7 and PCK7 connects to both Registers. Other sig-

nals connect to one of two Registers.

Rev. 1.2 Sep. 2005

Share Link: